FPGA

Full Adder的Verilog代码

此项目是Full Adder的Verilog代码。在此Verilog项目中,提供了Full Adder的Verilog代码。 Full Adder的行为和结构Verilog代码均已实现。附件中包括:使用行为代码的完整加法器的Verilog代码、完整加法器的Verilog代码,使用结构代码。想了解的更多请下载附件。

2020-04-01

65
下载量

基于FPGA的四阶IIR数字滤波器

此文档是基于FPGA的四阶IIR数字滤波器。 采用 FPGA 实现四阶IIR数字滤波器 ,通过两个二阶节级联构成数字椭圆低通滤波器 。通带内波纹小于 0.1dB,阻带衰减大于 32dB。

2021-04-20

11
下载量

FPGA例程包14例资料

此文档是FPGA例程包14例资料。 文档中介绍了8位动态显示、8位优先编码器、44矩阵键盘8位动太显示、乘法器、多路选择器、二进制转BCD码。

2021-03-19

3
下载量

如何将文本文件或图像加载到FPGA中

此项目是如何将文本文件或图像加载到FPGA中。该项目介绍了两种使用Verilog或VHDL将文本文件或图像加载到FPGA中进行图像处理的方法。 对于实时FPGA图像处理项目中的功能验证,真的非常有用。第一种方法是通过使用Verilog / VHDL代码读取二进制/十六进制文件将文本文件或图像加载到内存中。第二种方法是将其初始化为块存储器的初始值。

2020-03-28

17
下载量

基于FPGA多通道采样系统设计论文资料

此文档是基于FPGA多通道采样系统设计论文资料。 文档开始介绍了多通道系统的组成部分,然后分别介绍了各个组成部分的原理和设计方法,其中重点介绍了FPGA软件设计部分。还对当前十分流行的基于FPGA的设计技术作了简单的阐述,最后对系统的调试和应用作了简短的说明。

2021-05-15

14
下载量

Verilog中的流水线MIPS处理器(第3部分)

此项目是Verilog中的流水线MIPS处理器(第3部分)。该项目将展示32位流水线MIPS处理器的Verilog代码。 在第2部分中,我介绍了单周期MIPS数据路径的所有Verilog代码。在这一部分中,添加了流水线寄存器以完成流水线MIPS处理器。 将提供完整的32位流水线MIPS处理器的Verilog代码。在将流水线寄存器,转发单元,停顿控制单元和刷新控制单元添加到单周期数据路径后,转发,停转控制和冲洗控制单元旨在解决流水线MIPS处理器中的数据并控制危害。

2020-04-01

168
下载量

Verilog HDL中的基本数字逻辑组件

此项目是Verilog HDL中的基本数字逻辑组件。在此Verilog项目中,面向初学者的数字逻辑设计中的基本模块(如D触发器,加法器,ALU,寄存器,存储器,多路复用器,解码器,计数器等)已实现。附件文件中包括:完整加法器的Verilog代码、D触发器的Verilog代码、4位计数器的Verilog代码、线性反馈移位寄存器的Verilog代码、ALU的Verilog代码、多路复用器的Verilog代码等等。

2020-03-31

79
下载量

密码协处理器设计

此项目是VHDL中的密码协处理器设计。在此VHDL项目中,在VHDL中设计和实现了用于密码应用程序的完整协处理器。如先前的Verilog / VHDL项目中所述,协处理器提供了针对安全性的标准指令和专用功能单元。 协处理器是在VHDL中设计和实现的,而ALU单元中的N位加法器是在Verilog中实现的。了解更多请下载附件。

2020-04-08

57
下载量

基于FPGA的小功率立体声发射机的设计

此文档是基于FPGA的小功率立体声发射机的设计。 文档介绍了基于FPGA,利用数字频率合成技术实现的小功率立体声 FM调频发射机的设计。

2021-04-27

6
下载量

改进的并行积分算法低通滤波器的FPGA设计

此文档是改进的并行积分算法低通滤波器的FPGA设计。 对积分算法低通滤波器进行了理论分析,通过加 Hamming窗对其进行了改进,使其频谱泄漏有了很大改善。

2021-04-23

0
下载量

微信捐赠

微信扫一扫体验

立即
上传
返回
顶部