FPGA
  1. 首页
  2. 嵌入式
  3. FPGA

列表

VHDL中的完整8位微控制器

此项目是VHDL中的完整8位微控制器。在此VHDL项目中，介绍了微控制器的VHDL代码。 8位微控制器是作为完整设计而设计，实现和操作的，用户可以使用汇编语言对微控制器进行编程。完成设计后，微控制器将在FPGA DE0纳米板上实现。如想了解得更多请下载附件。

2020-03-31

100
下载量

详细信息...

大小: 4KB

开发平台: windows,linux

FPGA

FPGA代码 和verilog代码

这是FPGA verilog代码设计到SD卡操作， 摄像头ov7725,ov5640, 音频，以太网udp， vga接口，hdmi接口，tft图像， ov5640 摄像头，音频等等一些经典代码，Quartus II 开发

2021-02-19

3
下载量

详细信息...

大小: 25257KB

开发平台: windows

FPGA

解码器的Verilog代码

此项目是解码器的Verilog代码。解码器是数字电路中的主要组合组件之一。 解码器主要用于存储器地址解码和数据多路分解。在此Verilog项目中，提供了用于解码器的Verilog代码。 解码器用于内存地址解码。了解更多请下载附件。

2020-04-05

42
下载量

详细信息...

大小: 26KB

开发平台: windows

FPGA

FPGA代码 和verilog代码

这是FPGA学习的一些例程，非常有参考意义： 1. 半加器2. 全加器3. 译码器4. LED5. flip 触发器6. 计算器7.按键 8.蜂鸣器9. ip核10 .rs232

2021-02-19

4
下载量

详细信息...

大小: 26861KB

开发平台: windows

FPGA

Verilog中的N位加法器设计

此项目是Verilog中的N位加法器设计。下一个Verilog / VHDL项目是专门为密码应用程序设计的完整协处理器。 协处理器具有标准指令和专用于安全性的专用功能单元。 协处理器主要在VHDL中实现，但N位加法器在Verilog中设计。这个项目介绍了为协处理器设计的N位加法器的Verilog代码。 N位加法器的Verilog代码是通过使用结构建模来完成的。了解更多请下载附件。

2020-04-08

22
下载量

详细信息...

大小: 51KB

开发平台: Quartus

FPGA

FPGA设计指南：器件、工具和流程

FPGA设计指南：器件、工具和流程

2021-02-19

17
下载量

详细信息...

大小: 19613KB

开发平台: book

FPGA

交通信号灯控制器的Verilog代码

此项目是交通信号灯控制器的Verilog代码。给出了FPGA上交通信号灯控制器的Verilog源代码。 农场中的传感器将检测是否有车辆，并更改交通信号灯以允许车辆越过高速公路。 否则，高速公路灯始终是绿色的，因为它的优先级高于农场。该项目文件中包括：交通信号灯控制器的Verilog代码、用于功能仿真的Testbench Verilog代码、Verilog中交通信号灯控制器的仿真结果、Verilog中交通信号灯控制器的仿真波形。

2020-03-28

82
下载量

详细信息...

大小: 30KB

开发平台: windows,linux

FPGA

基于VHDL的可变占空比PWM发生器

此项目是基于VHDL的可变占空比PWM发生器。脉冲宽度调制（PWM）是一种非常流行的调制技术，主要用于控制传递到电机等电气设备的功率。附件中包括：基于VHDL的可变占空比PWM发生器代码、基于VHDL的可变占空比PWM发生器的测试平台代码：。想了解更多请下载附件。

2020-04-04

70
下载量

详细信息...

大小: 1KB

开发平台: windows,linux

FPGA

Verilog中的流水线MIPS处理器（第2部分）

此项目是Verilog中的流水线MIPS处理器（第2部分）。该项目将展示用于32位5级流水线MIPS处理器的Verilog代码。在第1部分中，提供了单周期MIPS数据路径的Verilog代码。 现在，继续进行MIPS处理器ALU的设计和Verilog代码。附件文件包括：32位ALU的Verilog代码、数据存储器的Verilog代码、零扩展模块的Verilog代码等等。想了解更多请下载附件。

2020-04-01

80
下载量

详细信息...

大小: 3KB

开发平台: windows,linux

FPGA

VHDL中的N位环形计数器

此项目是VHDL中的N位环形计数器。该项目将使用VHDL实现参数化的N位开关尾环计数器。这意味着用户可以轻松更改环形计数器的位数，而无需修改环形计数器内部的VHDL代码。 有一个参数N定义环形计数器的位数，当我们要更改位数时，只需更改参数N并重新合成或仿真即可。参数化的N位环形计数器使用行为和结构代码来实现，非常便于初学者理解和发展。想了解更多请下载附件。

2020-03-30

83
下载量

详细信息...

大小: 57KB

开发平台: windows,linux

FPGA

微信捐赠

微信扫一扫体验

 立即
上传 返回
顶部