此项目是使用Verilog HDL在FPGA上进行图像处理。该FPGA项目旨在详细显示如何使用Verilog处理图像，方法是在Verilog中读取输入位图图像（.bmp），在Verilog中处理并将处理后的结果写入输出位图图像。 提供了用于读取图像，图像处理和写入图像的完整Verilog代码。如想了解详情请下载附件。
2020-03-28
40 下载量
微信捐赠
微信扫一扫体验
