verilog_hdl语法和语义

此项目是Verilog HDL语法和语义。做了空格示列、评论示列、名称的示列、转义标识符示例等等。

立即下载

应用介绍

module signed_number;
reg [31:0]  a;
initial begin
  a = 14'h1234;
  $display ("Current Value of a = %h", a);
  a = -14'h1234;
  $display ("Current Value of a = %h", a);
  a = 32'hDEAD_BEEF;
  $display ("Current Value of a = %h", a);
  a = -32'hDEAD_BEEF;
  $display ("Current Value of a = %h", a);
  #10 $finish;
end
endmodule

转载请注明出处： apollocode » verilog_hdl语法和语义

文件列表(部分)

名称	大小	修改日期
转义标识符示例.txt	0.19 KB	2020-03-08
唯一名称的示例.txt	0.10 KB	2020-03-08
评论范例.txt	0.19 KB	2020-03-08
例子.txt	0.17 KB	2020-03-08
空格示例.txt	0.11 KB	2020-03-08

立即下载

本地下载

相关下载

[FPGA代码和verilog代码] 这是FPGA verilog代码设计到SD卡操作，摄像头ov7725,ov5640, 音频，以太网udp， vga接口，hdmi接口，tft图像， ov5640 摄像头，音频等等一些经典代码，Quartus II 开发
[FPGA代码和verilog代码] 这是FPGA学习的一些例程，非常有参考意义： 1. 半加器2. 全加器3. 译码器4. LED5. flip 触发器6. 计算器7.按键 8.蜂鸣器9. ip核10 .rs232
[FPGA 路线] FPGA 大牛推荐你们看如下文档，如何成为芯片高手： 1. Verilog硬件描述语言IEEE官方手册2. Xilinx S6系列官方资料3. Modelsim仿真参考工具书
[Verilog硬件描述语言IEEE官方手册] Verilog硬件描述语言IEEE官方手册，IEEE Standard Verilog Hardware Description Language
[设计与验证：Verilog HDL] 设计与验证以实例讲解的方式对HDL语言的设计方法进行介绍。介绍了Verilog HDL语言的基本概念、设计流程、语法及建模方式等内容；主要讨论如何合理地使用Verilog HDL语言描述高性能的可综合电路介
[Verilog数字系统设计教程] Verilog HDL和VHDL的比较 1.4 Verilog的应用情况和适用的设计 1.5 采用Verilog HDL设计复杂数字电路的优点 1.6 采用硬件描述语言(Verilog HDL)的设计流程简介

评论列表共有 1 条评论

暂无评论