FPGA
  1. 首页
  2. 嵌入式
  3. FPGA

列表

基于VHDL的可变占空比PWM发生器

此项目是基于VHDL的可变占空比PWM发生器。脉冲宽度调制（PWM）是一种非常流行的调制技术，主要用于控制传递到电机等电气设备的功率。附件中包括：基于VHDL的可变占空比PWM发生器代码、基于VHDL的可变占空比PWM发生器的测试平台代码：。想了解更多请下载附件。

2020-04-04

70
下载量

详细信息...

大小: 1KB

开发平台: windows,linux

FPGA

Verilog和LogiSim中的Tic Tac Toe游戏

此项目是Verilog和LogiSim中的Tic Tac Toe游戏。井字游戏是一款非常受欢迎的纸笔游戏，采用3x3网格，可供两名玩家使用。 在对角线，垂直或水平行中留下前三个标记的玩家将赢得比赛。现在可以实现了Verilog和Logisim的Tic Tac Toe游戏。了解更多请下载附件。

2020-04-05

43
下载量

详细信息...

大小: 276KB

开发平台: windows,linux

FPGA

算术逻辑单元（ALU）的VHDL代码

此项目是算术逻辑单元（ALU）的VHDL代码。算术逻辑单元（ALU）是CPU中最重要的数字逻辑组件之一。 它通常执行逻辑和算术运算，例如加法，减法，乘法，除法等。ALU中实现的逻辑和算术运算如下：1.算术加法ALU_Out = A + B;2.算术减法ALU_Out = A-B;3.算术乘法ALU_Out = A * 等等。了解更多请下载附件。

2020-04-05

107
下载量

详细信息...

大小: 31KB

开发平台: windows,linux

FPGA

算术逻辑单元（ALU）的Verilog代码

此项目是算术逻辑单元（ALU）的Verilog代码。上一次，在VHDL中设计并实现了算术逻辑单元（ALU）。 提出了用于ALU的完整VHDL代码。现在，apollocode提供了ALU的Verilog代码。 还提供了用于ALU的testbench Verilog代码以进行仿真。附件中包括：ALU的Verilog代码、ALU的Testbench Verilog代码、ALU的仿真波形。了解更多请下载附件。

2020-04-05

139
下载量

详细信息...

大小: 33KB

开发平台: windows,linux

FPGA

带测试平台的计数器的VHDL代码

此项目是带测试平台的计数器VHDL代码。在此VHDL项目中，计数器在VHDL中实现。 计数器的测试台VHDL代码也与仿真波形一起显示。附件中包括：递增计数器的VHDL代码、递增计数器的Testbench VHDL代码、减计数器的VHDL代码、递减计数器的Testbench VHDL代码、上下计数器的VHDL代码、向下计数器的Testbench VHDL代码等等。了解更多请下载附件。

2020-04-05

102
下载量

详细信息...

大小: 178KB

开发平台: windows,linux

FPGA

解码器的Verilog代码

此项目是解码器的Verilog代码。解码器是数字电路中的主要组合组件之一。 解码器主要用于存储器地址解码和数据多路分解。在此Verilog项目中，提供了用于解码器的Verilog代码。 解码器用于内存地址解码。了解更多请下载附件。

2020-04-05

42
下载量

详细信息...

大小: 26KB

开发平台: windows

FPGA

选择器的Verilog代码

此项目是选择器的Verilog代码。多路选择器是数字电路中主要的组合逻辑组件之一。 多路选择器用于选择许多不同的数字输入之一，并根据控制信号转发到输出。在此Verilog项目中，介绍了用于多路复用器（例如2对1多路选择器，2x5至5多路选择器和2x32至32多路选择器）的Verilog代码。了解更多请下载附件。

2020-04-05

103
下载量

详细信息...

大小: 18KB

开发平台: windows,Quartus

FPGA

Verilog中的N位加法器设计

此项目是Verilog中的N位加法器设计。下一个Verilog / VHDL项目是专门为密码应用程序设计的完整协处理器。 协处理器具有标准指令和专用于安全性的专用功能单元。 协处理器主要在VHDL中实现，但N位加法器在Verilog中设计。这个项目介绍了为协处理器设计的N位加法器的Verilog代码。 N位加法器的Verilog代码是通过使用结构建模来完成的。了解更多请下载附件。

2020-04-08

22
下载量

详细信息...

大小: 51KB

开发平台: Quartus

FPGA

VHDL中的16位ALU设计

此项目是VHDL中的16位ALU设计。今天将介绍16位ALU设计的一部分；16位ALU是我在上个项目中介绍的协处理器中处理单元的核心组合组件。此VHDL项目中将提供16位ALU的完整VHDL代码以及测试平台（附件文件中）。了解更多请下载附件。

2020-04-08

118
下载量

详细信息...

大小: 40KB

开发平台: Quartus

FPGA

VHDL中的移位器设计

此项目是VHDL中的移位器设计。在此VHDL项目中，将在VHDL中实现一个具有移位和旋转数据能力的移位器，该移位器主要用于密码的置换和转置。 VHDL移位器是即将到来的协处理器处理单元中的关键组件。 快速移位和旋转功能对于密码应用至关重要。了解更多请下载附件。

2020-04-08

246
下载量

详细信息...

大小: 49KB

开发平台: Quartus

FPGA

微信捐赠

微信扫一扫体验

 立即
上传 返回
顶部