verilog

Verilog工具

此项目全面的介绍了Verilog工具。仿真工具:Verilog-XL、NCVerilog、VCS、Finsim、Aldec、Modelsim、Smash、Silos、Veritak、MPSim、VeriLogger Extreme。免费仿真工具:Icarus Verilog、Verilator、Cver、Verilogger、Veriwell。VCD检视器:Waview、nWave、Undertow。代码调试工具、实时工具。想了解更详细的请点击下方下载,附件更详细的说明。

2020-03-11

100
下载量

Verilog PLI范例

此项目是Verilog PLI范例。本人展示了C代码和Verilog代码,希望能够给您带来收获。

2020-03-08

34
下载量

verilog_hdl语法和语义

此项目是Verilog HDL语法和语义。做了空格示列、评论示列、名称的示列、转义标识符示例等等。

2020-03-08

19
下载量

Verilog运算符

此项目是Verilog运算符。包括了算术运算符、关系运算符、逻辑运算符、按位运算符、串联运算符等等。也介绍了二进制、整数除法、模运算等等。想了解更详细请点击下方链接下载即可。

2020-03-08

32
下载量

verilog设计和工具流程介绍

此项目是verilog设计和工具流程, 在这里,我介绍了工具流程的前端设计部分和FPGA设计的部分内容。我只展示了代码,如果需要详细了解请点击下方链接下载。

2020-03-08

21
下载量

以太网芯片设计代码

以太网芯片设计,10g模块,arp模块,时钟模块,IP帧发送器。IP模块, 1206/5000 以太网相关组件的集合,用于千兆位,10G和25G数据包处理(8位和64位数据路径)。包括用于处理以太网帧以及IP,UDP和ARP的模块,以及用于构建完整UDP / IP堆栈的组件。包括用于千兆位和10G / 25G的MAC模块

2020-06-10

10
下载量

计数器设计

此项目是一个4位递增计数器,具有同步高电平有效复位和具有高电平使能信号

2020-03-08

335
下载量

verilog实现串口功能

内核的主要代码位于rtl子目录中。 uart_rx.v和uart_tx.v文件是实际的实现,uart.v只是实例化这两个模块并建立了两个内部连接。 UART发送器和接收器均使用单个发送或接收引脚。这些模块采用一个参数DATA_WIDTH,该参数指定数据总线的宽度和通信的实际数据字的长度。 8位接口的默认值为8。

2020-06-10

5
下载量

Xilinx IP核参考工具书

FPGA可以分为以下三种资源 逻辑资源:包含CLB,block rams,乘法器 连接资源:可编程互联线、IOB 其他资源:全局时钟网络; 当然高端的FPGA除了以上三种资源,还有集成了其他资源:ARM核、PCIE核、MIG核等等

2021-02-19

7
下载量

Verilog硬件描述语言IEEE官方手册

Verilog硬件描述语言IEEE官方手册,IEEE Standard Verilog Hardware Description Language

2021-02-19

32
下载量

微信捐赠

微信扫一扫体验

立即
上传
返回
顶部